nicht aber die Argumente. - Franziska Friedl
Die Leiterplattendesign unter Kostendruck
Die Leiterplatten Produktion steht unter einem starken Preisdruck. Bedingt durch diesen Wettbewerb und immer leistungsfähigere Maschinen ist es heute möglich hochwertige und dennoch günstige Leiterplatten zu beziehen. Als ich meine Layout Tätigkeit begann, war eine Leiterbahnstärke von 300µm und ein minimaler Leiterbahnabstand von 250µm Standard. Heute sind die Standardwerte fast halbiert. Bei allem gelten aber immer noch die Gesetze der Chemie und Physik unverändert.
Wer langfristig gute Leiterkarten erhalten will, tut gut daran nicht nur das immer billigere PCB einzufordern und die gesetzten Grenzen ohne Notwendigkeit immer weiter auszuschöpfen.
Die verwendete Leiterplattentechnologie sollte bewusst und begründet gewählt werden.
Die Anforderungen durch die elektronischen Eigenschaften und die Notwendigkeiten der Entflechtung führen zur Auswahl der geeigneten Leiterplattentechnologie.
Die gewählte Leiterplattentechnologie ist immer für das gesamte Design gesetzt.
Es ist dennoch sinnvoll die gewählten technischen Möglichkeiten nur wo notwendig voll auszunutzen, in den verbleibenden Bereichen des Designs die Toleranzen aber etwas auszuweiten.
Das ganze Design wird dadurch ohne Mehrkosten prozesssicherer und robuster.
Gute Praxis ist es auch sich, wo möglich Standard Prozesse des Leiterplattenherstellers zu benutzen.
Die Kostenvorteile in der PCB Fertigung durch geringere Lagerhaltung und eingespielte Prozesse werden in der Regel an den Kunden weitergegeben.
Die Kosten einer Leiterkarte variieren in Abhängigkeit der Komplexität der Leiterplatte, den Leiterplattenhersteller und nicht zuletzt den aktuellen Rohstoffkosten.
Die Kosten einer Standard Multilayer Leiterplatte setzen sich grob aus etwa 25% Material und 75% Prozesskosten zusammen.
Das wesentliche Einsparpotential besteht somit bei der Planung der Prozesskosten.
Aufgrund der großen Vielfalt der möglichen Technologien von Multilayer Leiterplatten ist die Auswahl nicht immer einfach.
Welche Technologie mit Bezug auf Kosten den Anforderungen gerecht wird ist am besten im Dialog mit dem Leiterplattenhersteller zu klären.
Es empfiehlt sich schon bei Projektstart mögliche Lieferanten auf Ihre Fertigungsprozesse hin abzufragen.
Das Leiterplattendesign - eine technische Übersicht Prozessstandards
Gute Praxis ist es, sich wo möglich an Standard Prozesse des Leiterplattenherstellers auszurichten.
Die Kostenvorteile in der PCB Fertigung durch geringere Lagerhaltung und eingespielte Prozesse werden in der Regel an den Kunden weitergegeben.
Für einfache Designs kann die nachfolgende Tabelle ein erster Anhalt sein.
Es empfiehlt sich schon bei Projektstart mögliche Lieferanten auf Ihre Fertigungsprozesse hin abzufragen.
Übersicht Leiterplattentechnologie:
Standard-Produktion | geringe Mehrkosten | Hohe Mehrkosten | HigEnd Produktion | |
Anzahl der Lagen | 2 - 6 Lagen | 8 - 10 Lagen | bis 28 Lagen | |
Leiterplattendicke | 1,55 mm | 0,8mm / 1,0mm | 0,6 - 2,4 mm | 0,32 - 2,4 mm |
Materialien | FR4 | FR5, CEM1 / CEM3 | Taconic / Rogers | Teflon / Keramik / Metallkern |
Glasübergangs -temperatur | 135°C | 150°C | 170°C | >400°C |
Layer Stack | keine Vorgabe möglich | Herstellerabhängig eingeschränkte Vorgaben möglich | weite Bandbreite | fast beliebig |
Kupferfolien | 18µm / 35µm | 70µm | 105µm / 210µm | 420µm / Wirelaid-Technik |
Min. Leiterbahn / Abstand | 200µm / 200µm | 150µm / 150µm | 100µm / 100µm | 65µm / 65µm |
Lötstoppmaske | +/- 100µm | +/- 75µm | +/- 50µm | +/- 25µm |
Min. Lötstopp-Steg | 200µm | 125µm | 75µm | 45µm |
Min. Restring | 200µm | 150µm | 100µm | |
Kleinste Bohrung | 0,4 mm | 0,3 mm | 0,2 mm | 0,15 mm |
VIA Min. Restring | 200µm | 150µm | 125µm | 100µm |
VIA Kleinste Bohrung | 0,3 mm hohe Toleranz im Enddurchmesser | 0,3 mm | 0,2 mm | 0,15mm |
LASER Min. Restring | 150µm | 125µm | 100µm | |
LASER Bohrung | 0,1mm | 0,05mm .. 0,2mm | ||
Kleinster Fräserdurchmesser | 2,4mm/2,0mm | 1,0 | 0,8mm | 0,5mm |
Das Spektrum an Leiterplatten Produkten ist unendlich facettenreich.
Leiterplattenhersteller haben zudem unterschiedliche Möglichkeiten und Standards.
Einen einheitlichen Standard für alle Leiterplattenhersteller kann es daher nicht geben.
Die Individuelle Anpassung des PCB Designs an die Prozesse eines oder zumindest wenige Leiterplatten Hersteller ist insbesondere für anspruchsvolle Designlösungen notwendig.
Dennoch mein Versuch eine Zusammenfassung von Design-Regeln für ein einfaches kostenoptimiertes Multilayer Leiterplatten Design.
Meiner Erfahrung nach können viele Leiterplatten Lieferanten nach diesen Regeln erstellte Leiterplattendesigns wirtschaftlich fertigen.
- Kupferschichtstärke: 17,5μm < 34μm
- Minimale Leiterbahn Breite: ≥ 150μm
- Minimale Leiterbahn Abstand: ≥ 150μm
- Minimale Lötstopplack Steg: ≥ 100μm
- Lötstopplack Freistellung: 75μm
- Minimaler Bohrdurchmesser: 0,3mm
- Restring: 200μm
- Leiterplattendicke: 1,55mm
- Minimaler Abstand Cu zur Kontur: 0,5mm
- Kern / Prepregs: ≥ 200μm
- Keine Buried / Blind Vias
- Maximal 8 Lagen
Der Auswahl von Gehäusen für Oberflächenmontierte Bauelemente hat eine immer größere Bedeutung.
Kleinere Chipgehäuse erfordern auch feinere Leiterplattenstrukturen.
So ist es für ein BGA (Ball Grid Array) Gehäuse im 1,0mm Rastermaß erforderlich die VIAs auf Bohrdurchmesser 0,2mm und Restring 175μm zu verkleinern.
Eine VIA Größe von 550μm ist notwendig um die Pins mit Dog Bones entflechten zu können.
Für ein BGA im 0,8mm Rastermaß müssen die VIAs bereits auf Bohrdurchmesser 0,2mm und Restring: 150μm verkleinert werden.
Für kleinere BGAs sind dann Buried / Blind Vias unumgänglich.